Пропускная способность шины процессора что это такое

Пропускная способность шины

Современные ЭВМ весьма разнообразны как по своему устройству, так и по исполняемым функциям.

Если рассматривать ЭВМ по их функциональности, можно условно классифицировать их:

1. «Бытовые» ЭВМ (ПК);

2. «Учебные» ЭВМ (упрощенной архитектуры);

3. «Профессиональные» ЭВМ (рабочие станции на производстве, в офисе и др.);

4. ЭВМ-серверы (управление рабочими станциями, объединенными в сети, хранение больших массивов информации и т.д.) и др.

В зависимости от выполняемых функций и, благодаря открытой архитектуре устройство ЭВМ весьма разнообразно. В результате научно-технического развития архитектура ЭВМ постоянно усовершенствуется (эволюционирует).

Открытая архитектура современных ПК:

Интерфейсная система

Архитектура ЭВМ – это наиболее общие принципы построения, реализующие программное управление взаимодействием её основных узлов. Архитектура ЭВМ – это, прежде всего блоки и устройства, а также структура связей между ними.

Блоки и устройства, составляющие архитектуру ПК, кроме того разделяют на две группы:

· внутренние устройства;

· внешние (периферийные) устройства.

2.

Внутренние устройства, вероятно, получили такое обобщающее название, так как объединены в одном корпусе, называемом системным блокомПК.

Внешний вид и размеры корпусов системных блоков разнообразны. Однако обязательным для всех корпусов элементом являются разъёмы для подключения внешних устройств и интерфейс управления.

При огромном разнообразии вариантов, составляемых из устройств, систем, помещенных в корпус системного блока, обязательно наличие минимальной их комплектации.

К «обязательным» относятся:

· Блок питания. В среднем мощность их составляет 100 – 400 Вт. Чем больше устройств в системе, тем большую мощность должен иметь блок питания. (Средняя мощность 200 – 300 Вт).

· Системная (материнская) плата. Это многофункциональное устройство является центральным для ЭВМ с открытой архитектурой. По физическому строению она представляет собой очень сложно организованную многослойную печатную плату.

С точки зрения функциональности системная плата выполняет комплекс функций по интеграции устройств и обеспечению их взаимодействия.

По мере того, как элементы конфигурации архитектуры ЭВМ стандартизируется, реализуется тенденция включения их в состав материнской платы.

Первая материнская плата была разработана фирмой IBM в августе 1981 года (PC-1). С самого начала материнская плата задумывалась как компонент, обеспечивающий механическое соединение и электрическую связь между всеми прочими аппаратными средствами. Кроме этих функций, она также осуществляет подачу электроэнергии (питание) на компоненты компьютера.

Архитектура современной системной платы (обобщенная).

Современная МП содержит большое количество контроллеров (специализированных микропроцессоров) обеспечивающих взаимодействие всех устройств. Они реализованы в двух наборах микросхем, исторически получивших название «северный мост» и «южный мост» или чипсетов.

· Контроллер-концентратор памяти, или «северный мост» (англ. North Bridge) обеспечивает работу процессора, оперативной памяти и видеоподсистемы;

· Контроллер-концентратор ввода-вывода, или «Южный мост» (англ. South Bridge) обеспечивает работу с внешними устройствами.

Пропускная способность шины.

Быстродействие процессора, оперативной памяти и периферийных устройств существенно различаются.

Быстродействие устройства зависит от:

· тактовой частоты обработки данных (обычно измеряется в мегагерцах – МГц);

· и разрядности, т.е. количества битов данных, обрабатываемых за один такт (промежуток времени между подачей электрических импульсов, синхронизирующих работу устройств ПК).

Соответственно скорость передачи данных – пропускная способность соединяющих эти устройства шин также должна различаться. Пропускная способность шины равна разрядности шины (биты) умноженной на частоту шины (Гц – герцы. 1Гц = 1 такт в секунду).

Системная шина (FSB от англ. Front Side Bus) осуществляет передачу данных между «Северным мостом» и микропроцессором. В современных ПК системная шина имеет разрядность 64 бита и частоту 400 МГц – 1600 МГц.

Пропускная способность может достигать 12,5 Гбайт/с.

Шина памяти осуществляет передачу данных между «Северным мостом» и оперативной памятью ПК. Имеет те же показатели, что и системная шина.

Шина PCI Express (Peripherial Component Interconnect Bus Express – ускоренная шина взаимодействия периферийных устройств) осуществляет передачу данных между «Северным мостом» и видеоплатой (видеокартой). Пропускная способность этой шины может достигать 32 Гбайт/с.

Шина SATA (англ. Serial Advanced Technology Attachment – последовательная шина подключения накопителей) осуществляет передачу данных между «Южным мостом» и устройством внешней памяти (жесткие диски, CD и DVD дисководы, дискеты). Пропускная способность может достигать 300 Мбайт/с.

Шина USB (англ. Universal Serial Bus – универсальная последовательная шина) осуществляет передачу данных между «Южным мостом» и разнообразными внешними устройствами (сканерами, цифровыми камерами и др.). Пропускная способность до 60 Мбайт/с. Обеспечивает подключение к ПК одновременно до 127 периферийных устройств.

Другие важные функции системной платы – обеспечение механического соединения и электрической связи между всеми прочими аппаратными средствами, а также подачи на них питания.

Существует большое разнообразие конструктивных решений системных плат.

Одной из характеристик системной платы является форм-фактор (AT/ATX). Она определяет размеры системной платы и расположений на ней компонентов аппаратных средств.

Упрощенная схема размещения компонентов СП.

Центральным блоком ПК считается расположенный в специальном разъёме системной платы электронный блок получивший название процессорили микропроцессор.

Первоначально микропроцессор объединил на одном кристалле кремния СБИС арифметико-логического устройства (АЛУ) и устройства управления (УУ).

Выполняемые микропроцессором команды предусматривают обычно арифметические действия, логические операции, передачу управления и перемещение данных между регистрами, оперативной памятью и портами ввода-вывода. С внешними устройствами микропроцессор сообщается благодаря своим шинам адреса, данных и управления, выведенным на специальные контакты корпуса микросхемы.

Устройство управления вырабатывает управляющие сигналы, поступающие по шинам инструкций во все блоки ЭВМ.

Упрощенная схема УУ

Регистр команд – запоминающий регистр, в котором хранится код команды: код выполняемой операции и адреса операндов, участвующих в операции.

Постоянное запоминающее устройство микропрограмм – хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК операций обработки информации. Дешифратор операций, считывая код операции из регистратора команд, выбирает в ПЗУ микропрограмм необходимую последовательность управляющих сигналов ­– код команды.

Узел формирования адреса – устройство, вычисляющее полный адрес ячейки памяти (регистра) по реквизитам, поступающим из регистра команд.

Кодовые шины данных, адреса и инструкций – части внутренней шины микропроцессора, осуществляющие передачу сигналов между процессором и другими устройствами ПК.

В общем случае УУ формирует управляющие сигналы для выполнения следующих основных процедур:

· выборки из регистра — счетчика адреса ячейки ОЗУ, где хранится очередная команда программы;

· выборки из ячеек ОЗУ, когда очередной команды и приёма считанной команды в регистр команд;

· расшифровки кода операции и признаков выбранной команды;

· считывания из соответствующих расшифрованному коду операций ячеек ПЗУ микропрограмм управляющих сигналов (импульсов), определяющих во всех блоках ЭВМ процедуры выполнения заданной операции, и пересылки управляющих сигналов в эти блоки;

· считывания из регистра команд и регистром МПП (микропроцессорной памяти) отдельных составляющих адресов операндов;

· выборки операндов и выполнения заданной операции их обработки;

· записи результатов в памяти;

· формирование адреса следующей команды программы.

Арифметико-логическое устройство предназначено для выполнения арифметических и логических операций преобразования информации.

Источник



Пропускная способность шины процессора что это такое

Технологии шагнули очень далеко вперед

Частота шины процессора

    &nbsp / &nbspСтатьи &nbsp / &nbsp
  • Частота шины процессора

Частота шины процессора

Front Side Bus

Front Side Bus (FSB, системная шина) — шина, обеспечивающая соединение между x86/x86-64-совместимым центральным процессором и внутренними устройствами.

Как правило, современный персональный компьютер на базе x86- и x64-совместимого микропроцессора устроен следующим образом:

  • Микропроцессор через FSB подключается к системному контроллеру, который обычно называют «северным мостом», (англ. Northbridge).
  • Системный контроллер имеет в своём составе контроллер ОЗУ (в некоторых современных персональных компьютерах контроллер ОЗУ встроен в микропроцессор), а также контроллеры шин, к которым подключаются периферийные устройства.

Получил распространение подход, при котором к северному мосту подключаются наиболее производительные периферийные устройства, например, видеокарты с шиной PCI Express x16, а менее производительные устройства (микросхема BIOS’а, устройства с шиной PCI) подключаются к «южному мосту» (англ. Southbridge), который соединяется с северным мостом специальной шиной. Набор из «южного» и «северного» мостов называют набором системной логики, но чаще применяется калька с английского языка «чипсет» (англ. chipset).

Таким образом, FSB работает в качестве магистрального канала между процессором и чипсетом.

Некоторые компьютеры имеют внешнюю кэш-память, подключённую через «заднюю» шину (англ. back side bus), которая быстрее, чем FSB, но работает только со специфичными устройствами.

Каждая из вторичных шин работает на своей частоте (которая может быть как выше, так и ниже частоты FSB). Иногда частота вторичной шины является производной от частоты FSB, иногда задаётся независимо.

Влияние на производительность компьютера

Частота процессора

Частоты, на которых работают центральный процессор и FSB, имеют общую опорную частоту, и в конечном счёте определяются, исходя из их коэффициентов умножения (частота устройства = опорная частота * коэффициент умножения).

Память

Следует выделить два случая:

Контроллер памяти в системном контроллере

До определённого момента в развитии компьютеров частота работы памяти совпадала с частотой FSB. Это, в частности, касалось чипсетов на сокете LGA 775, начиная с 945GC и вплоть до X48.

Основная статья: Список чипсетов Intel

То же касалось и чипсетов NVIDIA для платформы LGA 775 (NVIDIA GeForce 9400, NVIDIA nForce4 SLI/SLI Ultra и др.)

Основная статья: Сравнение чипсетов Nvidia Основная статья: nForce 700 Основная статья: nForce 600

Спецификации стандартов системной шины чипсетов на сокете LGA 775 и оперативной памяти DDR3 SDRAM

Стандартное название Частота памяти, МГц Время цикла, нс Частота шины, МГц Эффективная (удвоенная) скорость, млн. передач/с Название модуля Пиковая скорость передачи данных при 64-битной шине данных в одноканальном режиме, МБ/с
DDR3‑800 100 10,00 400 800 PC3‑6400 6400
DDR3‑1066 133 7,50 533 1066 PC3‑8500 8533
DDR3‑1333 166 6,00 667 1333 PC3‑10600 10667
DDR3‑1600 200 5,00 800 1600 PC3‑12800 12800
DDR3‑1866 (O.C.) 233 (O.C.) 4,29 (O.C.) 933 (O.C.) 1866 (O.C.) PC3‑14900 (O.C.) 14933 (O.C.)

O.C. — в режиме overclocking (разгона)

Поскольку процессор работает с памятью через FSB, то производительность FSB является одним из важнейших параметров такой системы.

Читайте также:  Выбор ждунов APU Ryzen 5 Pro 4650G раскрываем маленькие секреты встройки Radeon Vega 7

На современных персональных компьютерах, начиная с сокета LGA 1366 частоты компьютерной шины, которая называется QuickPath Interconnect, и шины памяти могут различаться.

Периферийные шины

Существуют системы, преимущественно старые, где FSB и периферийные шины ISA, PCI, AGP имеют общую опорную частоту, и попытка изменения частоты FSB не посредством её коэффициента умножения, а посредством изменения опорной частоты приведёт к изменению частот периферийных шин, и даже внешних интерфейсов, таких как Parallel ATA. На других системах, преимущественно новых, частоты периферийных шин не зависят от частоты FSB.

В системах с высокой интеграцией контроллеры памяти и периферийных шин могут быть встроены в процессор, и сама FSB в таких процессорах отсутствует принципиально. К таким системам можно отнести, например, платформу Intel LGA1156.

Центральный процессор

Центральный процессор – устройство, непосредственно осуществляющее процесс обработки данных. Основная задача процессора – это интерпретация команд и рассылка соответствующих управляющих сигналов к другим устройствам. Процессоры в ПЭВМ выполнены в виде одной микросхемы и потому называются такжемикропроцессорами.

Основные характеристики процессора:

длина слова (разрядность);

Тактовая частотапроцессора число элементарных операций — тактов, выполняемых в течение одной секунды. В современных ПЭВМ под тактовой частотой понимается внутренняя частота. Обмен данными с внешним миром осуществляется на частоте системной шины, которая всегда меньше внутренней частоты процессора. Тактовая частота грубо характеризует скорость работы процессора.

Длина слова(разрядность процессора) – это максимальное количество разрядов двоичного кода, которые могут передаваться или обрабатываться одновременно за один такт. Все современные микропроцессоры 32 или 64 разрядные.

Применительно к ПЭВМ понятие «разрядность» включает:

разрядность внутренних регистров (внутренняя длина слова);

разрядность шины данных (внешняя длина слова);

разрядность шины адреса.

Разрядность внутренних регистров определяет формат команд процессора и размер данных, с которыми можно оперировать в командах.

Разрядность шины данных определяет скорость передачи информации между процессором и другими устройствами.

Разрядность шины адреса определяет размер адресного пространства, т.е. максимальное число байтов, к которым можно осуществить доступ. Например, если разрядность шины адреса равна 16, то возможный размер памяти в ЭВМ равен 216=65536 или 65 Кб.

Архитектура процессора – это очень ёмкое понятие, в составе которого можно рассматривать следующие элементы:

способ организации вычислительного процесса;

Система команд – полный список кодов операций, которые способен выполнять процессор. По составу команд различают: CISC-архитектуру и RISC-архитектуру .

Большинство ЭВМ использует CISC-архитектуру. Основная идеяRISC– так упростить команды процессора, чтобы они могли быть выполнены за один такт. Это позволяет спроектировать очень эффективный конвейер команд.

Набор команд процессора определяет его функциональное назначение, в соответствии с которым различают универсальные и специализированные процессоры.

Универсальный процессор способен реализовать любой алгоритм и используется в качестве центрального процессора. Специализированный процессор служит для решения задач определённого класса. Среди таких сопроцессоров можно выделить математические и графические процессоры.

С системой команд связано такое важное свойство, как совместимость. Два процессора называются совместимыми, если их системы команд одинаковы.

Программу ускорения клавиатуры можно записать в машинном языке:

B8 05 03 BB-00 00 CD 16-CD 20

или в переводе на автокод

B80503 mov ax,00305

BB0000 mov bx,00000

Данная программа использует систему команд процессора Intel8086 и без изменений может быть перенесена на процессорыIntel80286, 80386, 80486,PentiumI,PentiumII,PentiumIII. Поэтому все эти процессоры называются совместимыми снизу вверх. Сверху вниз эти процессоры несовместимы, так как, например,PentiumIIIимеет команды, которые не поддерживаются процессоромPentiumI.

Для повышения эффективности вычислительного процесса в современных микропроцессорах применяется конвейернаяисуперскалярнаяобработки данных.

Процессор может иметь устройства, которые позволяют использовать его в многопроцессорной конфигурации. Работа в мультипроцессорномрежиме обеспечивается как архитектурой процессора, так и возможностями операционной системы. Например,Windows95 не имеет такой поддержки, аWindowsNTServerподдерживает четыре процессора.

Архитектура микропроцессора Pentiumимеет следующие особенности:

суперскалярная конвейерная архитектура;

конвейерное вычисление с плавающей точкой;

повышенная разрядность внешней шины данных.

Разрядность регистров – 32 бит, шины адреса — 32 бит, шины данных — 64 бит. Производительность микропроцессора PentiumIс тактовой частотой 66 МГц оценивается в 112MIPS.

Оценка производительности различных микропроцессоров приведена в табл. 2.3.

Источник

Современные внутренние шины – смена приоритетов!

Среди наиболее динамично развивающихся областей компьютерной техники стоит отметить сферу технологий передачи данных: в отличие от сферы вычислений, где наблюдается продолжительное и устойчивое развитие параллельных архитектур, в «шинной» 1 сфере, как среди внутренних, так и среди периферийных шин, наблюдается тенденция перехода от синхронных параллельных шин к высокочастотным последовательным. (Заметьте, «последовательные» – не обязательно значит «однобитные», здесь возможны и 2, и 8, и 32 бит ширины при сохранении присущей последовательным шинам пакетной передачи данных, то есть в пакете импульсов данные, адрес, CRC и другая служебная информация разделены на логическом уровне 2 ).

1 Компьютерная шина (магистраль передачи данных между отдельными функциональными блоками компьютера) – совокупность сигнальных линий, объединённых по их назначению (данные, адреса, управление), которые имеют определённые электрические характеристики и протоколы передачи информации. Шины отличаются разрядностью, способом передачи сигнала (последовательные или параллельные), пропускной способностью, количеством и типами поддерживаемых устройств, протоколом работы, назначением (внутренняя, интерфейсная).

Шины могут быть синхронными (осуществляющими передачу данных только по тактовым импульсам) и асинхронными (осуществляющими передачу данных в произвольные моменты времени), а также могут использовать мультиплексирование (передачу адреса и данных по одним и тем же линиям) и различные схемы арбитража (то есть способа совместного использования шины несколькими устройствами).

2 Основным отличием параллельных шин от последовательных является сам способ передачи данных. В параллельных шинах понятие «ширина шины» соответствует её разрядности – количеству сигнальных линий, или, другими словами, количеству одновременно передаваемых («выставляемых на шину») битов информации. Сигналом для старта и завершения цикла приёма/передачи данных служит внешний синхросигнал. В последовательных же каналах передачи используется одна сигнальная линия (возможно использование двух отдельных каналов для разделения потоков приёма-передачи). Соответственно, информационные биты здесь передаются последовательно. Данные для передачи через последовательную шину облекаются в пакеты (пакет – единица информации, передаваемая как целое между двумя устройствами), в которые, помимо собственно полезных данных, включается некоторое количество служебной информации: старт-биты, заголовки пакетов, синхросигналы, биты чётности или контрольные суммы, стоп-биты и т. п. Но в свете последних достижений в «железной» сфере компьютерной индустрии малое количество сигнальных линий и логически более сложный механизм передачи данных последовательных шин оборачиваются для них существенным преимуществом – возможностью практически безболезненного наращивания рабочих частот в таких пределах, каких никогда не достичь громоздким параллельным шинам с их высокочастотными проблемами ожидания доставки каждого бита к месту назначения. Проблема в том, что каждая линия такой шины имеет свою длину, свою паразитную ёмкость и индуктивность и, соответственно, своё время прохождения сигнала от источника к приёмнику, который вынужден выжидать дополнительное время для гарантии получения данных по всем линиям. Так, к примеру, каждый байт, передаваемый через линк шины PCIExpress, для увеличения помехозащищённости «раздувается» до 10 бит, что, однако, не мешает шине передавать до 0,25 ГБ за секунду по одной паре проводов. Да, ширина последовательной шины на самом деле является количеством одновременно задействованных отдельных последовательных каналов передачи.

Все эти нововведения и смена приоритетов преследуют в конечном итоге одну цель – повышение суммарного быстродействия системы, ибо не все существующие архитектурные решения способны эффективно масштабироваться. Несоответствие пропускной способности шин потребностям обслуживаемых ими устройств приводит к эффекту «бутылочного горлышка» и препятствует росту быстродействия даже при дальнейшем увеличении производительности вычислительных компонентов – процессора, оперативной памяти, видеосистемы и так далее.

Процессорная шина

Любой процессор архитектуры x86CPU обязательно оснащён процессорной шиной. Эта шина служит каналом связи между процессором и всеми остальными устройствами в компьютере: памятью, видеокартой, жёстким диском и так далее. Так, классическая схема организации внешнего интерфейса процессора (используемая, к примеру, компанией Intel в своих процессорах архитектуры х86) предполагает, что параллельная мультиплексированная процессорная шина, которую принято называть FSB (Front Side Bus), соединяет процессор (иногда два процессора или даже больше) и контроллер, обеспечивающий доступ к оперативной памяти и внешним устройствам. Этот контроллер обычно называют северным мостом , он входит в состав набора системной логики ( чипсета ).

Используемая Intel в настоящее время эволюция FSB – QPB , или Quad-Pumped Bus, способна передавать четыре блока данных за такт и два адреса за такт! То есть за каждый такт синхронизации шины по ней может быть передана команда либо четыре порции данных (напомним, что шина FSB–QPB имеет ширину 64 бит, то есть за такт может быть передано до 4х64=256 бит, или 32 байт данных). Итого, скажем, для частоты FSB, равной 200 МГц, эффективная частота передачи адреса для выборки данных будет эквивалентна 400 МГц (2х200 МГц), а самих данных – 800 МГц (4х200 МГц) 3 .

3 Кстати, именно результирующей «учетверённой» частотой передачи данных (как и в случае с «удвоенной» передачей DDR-шины, где данные передаются дважды за такт) хвастаются производители и продавцы, умалчивая тот факт, что для многочисленных мелких запросов, где данные в большинстве своём умещаются в одну 64-байтную порцию (и, соответственно, не используются возможности DDR или QDR/QPB), на чтение/запись важнее именно частота тактирования.

В архитектуре же AMD64 (и её микроархитектуре K8), используемой компанией AMD в своих процессорах линеек Athlon 64/Sempron/Opteron, применён революционно новый подход к организации интерфейса центрального процессора – здесь имеет место наличие в самом процессоре нескольких отдельных шин. Одна (или две – в случае двухканального контроллера памяти) шина служит для непосредственной связи процессора с памятью, а вместо процессорной шины FSB и для сообщения с другими процессорами используются высокоскоростные шины HyperTransport. Преимуществом данной схемы является уменьшение задержек (латентности) при обращении процессора к оперативной памяти, ведь из пути следования данных по маршруту «процессор – ОЗУ» (и обратно) исключаются такие весьма загруженные элементы, как интерфейсная шина и контроллер северного моста.

Читайте также:  Материнская плата Gigabyte H370M DS3H

Различия реализации классической архитектуры и АМD-K8

Различия реализации классической архитектуры и АМD-K8

Ещё одним довольно заметным отличием архитектуры К8 является отказ от асинхронности, то есть обеспечение синхронной работы процессорного ядра, ОЗУ и шины HyperTransport, частоты которых привязаны к «шине» тактового генератора (НТТ), которая в этом случае является опорной. Таким образом, для процессора архитектуры К8 частоты ядра и шины HyperTransport задаются множителями по отношению к НТТ, а частота шины памяти выставляется делителем от частоты ядра процессора 4

4 Пример: для системы на базе процессора Athlon 64-3000+ (1,8 ГГц) с установленной памятью DDR-333 стандартная частота ядра (1,8 ГГц) достигается умножением на 9 частоты НТТ, равной 200 МГц, стандартная частота шины HyperTransport (1 ГГц) – умножением НТТ на 5, а частота шины памяти (166 МГц) – делением частоты ядра на 11.

В классической же схеме с шиной FSB и контроллером памяти, вынесенным в северный мост, возможна (и используется) асинхронность шин FSB и ОЗУ, а опорной частотой для процессора выступает частота тактирования 5 (а не передачи данных) шины FSB, частота же тактирования шины памяти может задаваться отдельно. Из наиболее свежих чипсетов возможностью раздельного задания частот FSB и памяти обладает NVIDIA nForce 680i SLI, что делает его отличным выбором для тонкой настройки системы (разгона).

Источник

PersCom — Компьютерная ЭнциклопедияКомпьютерная Энциклопедия

Вы здесь: Главная Системные платы Типы, назначение и функционирование шин Шина процессора

Архитектура ЭВМ

Компоненты ПК

Интерфейсы

Мини блог

Самое читаемое

  • Арифметико логическое устройство (АЛУ)
  • Страничный механизм в процессорах 386+. Механизм трансляции страниц
  • Организация разделов на диске
  • Диск Picture CD
  • White Book/Super Video CD
  • Прямой доступ к памяти, эмуляция ISA DMA (PC/PCI, DDMA)
  • Карты PCMCIA: интерфейсы PC Card, CardBus
  • Таблица дескрипторов прерываний
  • Разъемы процессоров
  • Интерфейс Slot A

Системные платы

Шина процессора


Общие сведения о шине процессора

Шина процессора — соединяет процессор с северным мостом или контроллером памяти MCH. Она работает на частотах 66–200 МГц и используется для передачи данных между процессором и основной системной шиной или между процессором и внешней кэш-памятью в системах на базе процессоров пятого поколения. Схема взаимодействия шин в типичном компьютере на базе процессора Pentium (Socket 7) показано на рисунке.

На этом рисунке четко видна трехуровневая архитектура, в которой на самом верхнем уровне иерархии находится шина процессора, далее следует шина PCI и за ней шина ISA. Большинство компонентов системы подключается к одной из этих трех шин.

В системах, созданных на основе процессоров Socket 7, внешняя кэш-память второго уровня установлена на системной плате и соединена с шиной процессора, которая работает на частоте системной платы (обычно от 66 до 100 МГц). Таким образом, при появлении процессоров Socket 7 с более высокой тактовой частотой рабочая частота кэш-памяти осталась равной сравнительно низкой частоте системной платы. Например, в наиболее быстродействующих системах Intel Socket 7 частота процессора равна 233 МГц, а частота шины процессора при множителе 3,5х достигает только 66 МГц. Следовательно, кэш-память второго уровня также работает на частоте 66 МГц. Возьмем, например, систему Socket 7, использующую процессоры AMD K6-2 550, работающие на частоте 550 МГц: при множителе 5,5х ч астота шины процессора равна 100 МГц. Следовательно, в этих системах частота кэш-памяти второго уровня достигает только 100 МГц.

Проблема медленной кэш-памяти второго уровня была решена в процессорах класса P6, таких как Pentium Pro, Pentium II, Celeron, Pentium III, а также AMD Athlon и Duron. В этих процессорах использовались разъемы Socket 8, Slot 1, Slot 2, Slot A, Socket A или Socket 370. Кроме того, кэш-память второго уровня была перенесена с системной платы непосредственно в процессор и соединена с ним с помощью встроенной шины. Теперь эта шина стала называться шиной переднего плана (Front-Side Bus — FSB), однако я, согласно устоявшейся традиции, продолжаю называть ее шиной процессора.

шина процессора

Включение кэш-памяти второго уровня в процессор позволило значительно повысить ее скорость. В современных процессорах кэш-память расположена непосредственно в кристалле процессора, т.е. работает с частотой процессора. В более ранних версиях кэш-память второгоуровня находилась в отдельной микросхеме, интегрированной в корпус процессора, и работала с частотой, равной 1/2, 2/5 или 1/3 частоты процессора. Однако даже в этом случае скорость интегрированной кэш-памяти была значительно выше, чем скорость внешнего кэша, ограниченного частотой системной платы Socket 7.

В системах Slot 1 кэш-память второго уровня была встроена в процессор, но работала только на его половинной частоте. Повышение частоты шины процессора с 66 до 100 МГц привело к увеличению пропускной способности до 800 Мбайт/с. Следует отметить, что в большинство систем была включена поддержка AGP. Частота стандартного интерфейса AGP равна 66 МГц (т.е. вдвое больше скорости PCI), но большинство систем поддерживают порт AGP 2x, быстродействие которого вдвое выше стандартного AGP, что приводит к увеличению пропускной способности до 533 Мбайт/с. Кроме того, в этих системах обычно использовались модули памяти PC100 SDRAM DIMM, скорость передачи данных которых равна 800 Мбайт/с.

В системах Pentium III и Celeron разъем Slot 1 уступил место гнезду Socket 370. Это было связано главным образом с тем, что более современные процессоры включают в себя встроенную кэш-память второго уровня (работающую на полной частоте ядра), а значит, исчезла потребность в дорогом корпусе, содержащем несколько микросхем. Скорость шины процессора увеличилась до 133 МГц, что повлекло за собой повышение пропускной способности до 1066 Мбайт/с. В современных системах используется уже AGP 4x со скоростью передачи данных 1066 Мбайт/с.

шина процессора

Шина процессора на основе hub-архитектуры

Обратите внимание на hub-архитектуру Intel, используемую вместо традиционной архитектуры “северный/южный мост”. В этой конструкции основное соединение между компонентами набора микросхем перенесено в выделенный hub-интерфейс со скоростью передачи данных 266 Мбайт/с (вдвое больше, чем у шины PCI), что позволило устройствам PCI использовать полную, без учета южного моста, пропускную способность шины PCI. Кроме того, микросхема Flash ROM BIOS, называемая теперь Firmware Hub, соединяется с системой через шину LPC. Как уже отмечалось, в архитектуре “северный/южный мост” для этого использовалась микросхема Super I/O. В большинстве систем для соединения микросхемы Super I/O вместо шины ISA теперь используется шина LPC. При этом hub-архитектура позволяет отказаться от использования Super I/O. Порты, поддерживаемые микросхемой Super I/O, называются традиционными (legacy), поэтому конструкция без Super I/O получила название нетрадиционной (legacy-free) системы. В такой системе устройства, использующие стандартные порты, должны быть подсоединены к компьютеру с помощью шины USB. В этих системах обычно используются два контроллера и до четырех общих портов (дополнительные порты могут быть подключены к узлам USB).

В системах, созданных на базе процессоров AMD, применена конструкция Socket A, в которой используются более быстрые по сравнению с Socket 370 процессор и шины памяти, но все еще сохраняется конструкция “северный/южный мост”. Обратите внимание на быстродействующую шину процессора, частота которой достигает 333 МГц (пропускная способность — 2664 Мбайт/с), а также на используемые модули памяти DDR SDRAM DIMM, которые поддерживают такую же пропускную способность (т.е. 2664 Мбайт/с). Также следует заметить, что большинство южных мостов включает в себя функции, свойственные микросхемам Super I/O. Эти микросхемы получили название Super South Bridge (суперъюжный мост).

Система Pentium 4 (Socket 423 или Socket 478), созданная на основе hub-архитектуры, показана на рисунке ниже. Особенностью этой конструкции является шина процессора с тактовой частотой 400/533/800 МГц и пропускной способностью соответственно 3200/4266/6400 Мбайт/с. Сегодня это самая быстродействующая шина. Также обратите внимание на двухканальные модули PC3200 (DDR400), пропускная способность которых (3200 Мбайт/с) соответствует пропускной способности шины процессора, что позволяет максимально повысить производительность системы. В более производительных системах, включающих в себя шину с пропускной способностью 6400 Мбайт/с, используются двухканальные модули DDR400 с тактовой частотой 400 МГц, благодаря чему общая пропускная способность шины памяти достигает 6400 Мбайт/с. Процессоры с частотой шины 533 МГц могут использовать парные модули памяти (PC2100/DDR266 или PC2700/DDR333) в двухканальном режиме для достижения пропускной способности шины памяти 4266 Мбайт/с. Соответствие пропускной способности шины памяти рабочим параметрам шины процессора является условием оптимальной работы.

Процессор Athlon 64, независимо от типа гнезда (Socket 754, Socket 939 или Socket 940), использует высокоскоростную архитектуру HyperTransport для взаимодействия с северным мостом или микросхемой AGP Graphics Tunnel. Первые наборы микросхем для процессоров Athlon 64 использовали версию шины HyperTransport с параметрами 16 бит/800 МГц, однако последующие модели, предназначенные для поддержки процессоров Athlon 64 и Athlon 64 FX в исполнении Socket 939, используют более быструю версию шины HyperTransport с параметрами 16 бит/1 ГГц.

Наиболее заметным отличием архитектуры Athlon 64 от всех остальных архитектур ПК является размещение контроллера памяти не в микросхеме северного моста (или микросхеме MCH/GMCH), а в самом процессоре. Процессоры Athlon 64/FX/Opteron оснащены встроенным контроллером памяти. Благодаря этому исключаются многие “узкие места”, связанные с внешним контроллером памяти, что положительно сказывается на общем быстродействии системы. Главный недостаток этого подхода состоит в том, что для добавления поддержки новых технологий, например памяти DDR2, придется изменять архитектуру процессора.

Поскольку шина процессора должна обмениваться информацией с процессором с максимально возможной скоростью, в компьютере она функционирует намного быстрее любой другой шины. Сигнальные линии (линии электрической связи), представляющие шину, предназначены для передачи данных, адресов и сигналов управления между отдельными компонентами компьютера. Большинство процессоров Pentium имеют 64-разрядную шину данных, поэтому за один цикл по шине процессора передается 64 бит данных (8 байт).

шина процессора

Тактовая частота , используемая для передачи данных по шине процессора, соответствует его внешней частоте. Это следует учитывать, поскольку в большинстве процессоров внутренняя тактовая частота, определяющая скорость работы внутренних блоков, может превышать внешнюю. Например, процессор AMD Athlon 64 3800+ работает с внутренней тактовой частотой 2,4 ГГц, однако внешняя частота составляет всего 400 МГц, в то время как процессор Pentium 4 с внутренней частотой 3,4 ГГц имеет внешнюю частоту, равную 800 МГц. В новых системах реальная частота процессора зависит от множителя шины процессора (2x, 2,5x, 3x и выше). Шина FSB, подключенная к процессору, по каждой линии данных может передавать один бит данных в течение одного или двух периодов тактовой частоты. Таким образом, в компьютерах с современными процессорами за один такт передается 64 бит.

Читайте также:  Озон процессор для компьютера

Пропускная способность шины процессора

Для определения скорости передачи данных по шине процессора необходимо умножить разрядность шины данных (64 бит, или 8 байт, для Celeron/Pentium III/4 или Athlon/Duron/ Athlon XP/Athlon 64) на тактовую частоту шины (она равна базовой (внешней) тактовой частоте процессора).

шина процессора

Например, при использовании процессора Pentium 4 с тактовой частотой 3,6 ГГц, установленного на системной плате, частота которой равна 800 МГц, максимальная мгновенная скорость передачи данных будет достигать примерно 6400 Мбайт/с. Этот результат можно получить, используя следующую формулу:
800 МГц × 8 байт (64 бит) = 6400 Мбайт/с.

Для более медленной системы Pentium 4:
533,33 МГц × 8 байт (64 бит) = 4266 Мбайт/с;
400 МГц × 8 байт (64 бит) = 3200 Мбайт/с.

Для системы Athlon XP (Socket A) получится следующее:
400 МГц × 8 байт (64 бит) = 3200 Мбайт/с;
333 МГц × 8 байт (64 бит) = 2667 Мбайт/с;
266,66 МГц × 8 байт (64 бит) = 2133 Мбайт/с.

Для системы Pentium III (Socket 370):
133,33 МГц × 8 байт (64 бит) = 1066 Мбайт/с;
100 МГц × 8 байт (64 бит) = 800 Мбайт/с.

Максимальную скорость передачи данных называют также пропускной способностью шины (bandwidth) процессора.

Источник

Пропускная способность шины процессора что это такое

Вопрос у меня из разряда продвинутых чайников 🙂 А именно:
Вот пишут в форумах, журналах и на различных информационных сайтах о пропускной способности процессора. Пишут даже какую-то магическую цифру 6,4 Гб. А формулы, блин, по которой рассчитывают эту пропусную способность никто привести не может, ни в одном факе я её не встречал 🙁 Объясните, пожалуйста, люди добрые, каким образом можно высчитать теоритическую пропускную способность современных процев. Тока, плиз, раскройте значение каждой цифры, ok 🙂 Пропусную способность памяти я вроде понял как считать(если брать DDR400): частоту 400 делим на 8 и умножаем на ширину шины 64 = получаем 3,2 Гб, если брать двухканальную память, то фактически процессор загружен на все 100%! Я правильно мыслю?

Тут тебе не обойтись без обширного экскурса по процессорной архитектуре. Хотя бы для того, чтобы понять правильно, что на самом деле ты хочешь спросить.

текущий твой вопрос относится только к пропускной способности памяти (и шин памяти). Пропускная способность процессора — понятие несуществующее, так что сначала надо определиться, чего мы меряем;).

Halfer
процессор взаимодействует с коммутатором северного моста по Front-Side-Bus (FSB). Этот коммутатор связывает процессор с памятью, шиной ведущей к южному мосту, с PCI-E или AGP ведущей к видеокарте. Иногда срез между северным и южным мостом изменяют (фактически место подключения видеокарты то в южном — обычно в одночиповых чипсетах — то в севеном). В отличие от большинства других процессоров в процессорах К8 часть северного моста физически помещена в кристалле процессора (коммутатор, контроллеры памяти, контроллер шины к остальным мостам чипсета (остаткам северного и южному, если есть)), в процессорах Transmeta пошли еще дальше — там кроме вышеперечисленного еще и AGP в процессор засунули. В К8 и процессорах Transmeta FSB существует только внутри кристалла процессора и, естественно, работает на частоте ядра.

Так что с чем и как процессор взаимодействует завивисит о каком процессоре ты говоришь .

Можно ещё ко всему этому приплюсовать пропускную способность кэшей первого и второго уровня и получить ещё более впечатляющие цифры:).

А точно ли два? Я то думал, что контроллер один, но двухканальный.
Найди двухканальный модуль памяти 🙂
Логически он там один, два я сказал с точки зрения ПСП.
Arie1133322133
Внешняя частота процессора и частота памяти задаётся тактовым генератором и равна 200 MHz.
Нет, у памяти она 400.

.е. он обращается напрямую к оперативной памяти посредством шины Hypertransport, которая к слову сказать работает на частоте 800 MHZ (200×4)
Нет, НТ работает параллельно и независимо от шины памяти. С памятью и HT идет общение через SRQ, которая внутри проца и работает на частоте проца.

имеет ширину в 16 бит в обоих направлениях.
В каждом, т.е. 16+16.

Эту фразу, если я правильно понимаю, надо читать так:

"На сегодня у К8 наружу торчит 5 интерфейсов: два — контроллера памяти DDR400 (3.2ГБ/с каждый) и три — контроллера Hypertransport (4+4ГБ/с каждый), итого суммарная пропускная способность связей одного проца = 30.4ГБ/с."

Велик и могуч русский язык:).

Запутался ещё больше.. может кто сможет нарисовать схему в каком — нить редакторе и уже там расписать на каких скоростях что с чем и посредством каких шин взаиможействует!

По поводу HT: 16+16 в каждом направлении.. Но если, например идёт запись в оперативку, или, наоборот, чтение.. ширина-то 16 бит всё равно используется, и скорость соответственно 1600 Mb/сек! Или нет.. . Короче без подробного фака хрен разберёшься 🙁

Запутался ещё больше.. может кто сможет нарисовать схему в каком — нить редакторе
http://amd64.ru/index.php?link=2&addr=2&page=6

Но если, например идёт запись в оперативку, или, наоборот, чтение
Через НТ как через FSB с оперативкой не работают, с оперативкой работают параллельно с HT. HT служит для связи со всеми остальными устройствами кроме памяти — чипсетом, другими процессорами, а эти устройства умеют читать и писать одновременно.

Halfer
А зачем редактор? AFAIK, в доках AMD есть вполне приличные картинки (например, по ссылке Arie ).

Lefty
Спасибо, теперь доехал.

Чисто для общего развития- как называется та шина, что связывает проц и, собственно, оперативку, SRQ?
http://amd64.ru/index.php?link=2&addr=2&page=2
Да, только это не совсем шина, это очередь запросов — System Request Queue (SRQ). Через нее идут все запросы проца к коммутатору (CrossBar), который ближайшим функциональным аналогом которого является Ethernet switch — устройство связывающее несколько потоков данных без коллизий. Уже к этому коммутатору подключены (как компы к сетевому хабу/свитчу) каналы НТ и контроллер памяти.
В случае двуядерного процессора afair у каждого ядра своя SRQ и оба подключены к одному Crossbar’у — эдакий паук о шести ногах получается (два ядра, 3 НТ и контроллер памяти).

Это как я понимаю: есть частота тактового генератора 200 MHz, которая задаёт базовую частоту для работы CPU и оперативки, так?

Есть просто опорная частота генератора 200МГц. Дальше она попадает в блок генерации синхросигналов и из нее начинают делать кучу частот:
1. Сначала ее умножают на коэффициент умножения процессора, получается частота ядра (1.8-2.8ГГц на сегодня).
2. Затем ее делят на делитель памяти (целый), делитель зависит от частоты ядра и частоты памяти. Естественно, если частота проца и частота памяти не делится нацело (например 1.8ГГц и 333МГц) то делитель берут больше — частота памяти получается заниженной, но что делать — не разгонять же память ? Гарантии что будет работать нет.
Далее, частоту синхросигнал на память делят пополам — весьма определенным образом, начинают каждый такт (импульс исходной частоты) переключать выходной сигнал из 0 в 1, на следующем импульсе – из 1 в 0 и т.д., в результате получается сигнал половинной частоты, с равным периодом нахождения в состояниях 0 и 1. В таком виде этот сигнал выводят на плату, для памяти 400МГц он получается 200МГц, для памяти 333МГц получается 166 и т.д. при все тех же 200МГц на входе, причем 200МГц у памяти и 200МГц входные – это разные сигналы по форме (длительности импульсов).

При попадании в модуль памяти вошедший синхросигнал преобразуют обратно – по каждому переходу из 1 в 0 и обратно генерируют импульс, в итоге частота удваивается (400 МГц для 200МГц синхросигнала и т.п.).
Все это делается для того, чтобы гонять по плате сигналы как можно меньшей частоты – уже внутри чипов получаются нужные частоты. Название такого принципа передачи – Double Data Rate — DDR, используется в известной тебе DDR SDRAM, в шине EV7 используемой в качестве системной у процессоров К7, в шине Нypertransport и много где еще.

В случае Р4 синхросигналы передаются так же, только их два и они сдвинуты по фазе на 90 градусов, в итоге из сигнала 200МГц получаются 4 импульса (переход 0=>1 первого сигнала в момент 0 градусов, переход 0=>1 второго синхросигнала в 90 градусов, переход 1=>0 у первого в 180 градусов, переход 1=>0 в 270, а 360 градусов = 0, круг замкнулся). Это Интел обозвал Quad Data Rate – учетверенная передача данных, причины те же – высокая передаваемая частота при относительно низкочастотном синхросигнале по плате.

3. Параллельно со всем вышесказанным входные 200МГц попадают на НТ (независимо от частоты проца, памяти и т.п.), которая заводится изначально на 200МГц (после включения или сброса), на это частота абоненты договариваются на какой максимально частоте они оба могут работать и переключаются на нее (1.6 или 2ГГц в случае обмена процессора К8 с другими устроствами, а в общем виде на любую с шагом 200МГц, причем никаких дополнительных телодвижений на это не требуется – все заложено в стандарте шины, примером тому могут служить какой то ранний чипсет под К8 (не помню уже VIA или nVidia) который общался с процом на 1.2ГГц – больше сделать не смогли, в другими чипсетами этот же процессор общался уже на 1.6…).

Источник